什么叫可编程逻辑器件(简称PLD)？ FPGA和CPLD的中文含义分别是什么？国际上生生产FPGA/CPLD的主流公司，并且在国内占有较大市场份额的主要有哪几家？其产品系列有哪些？其可用逻辑门/等效门数大约在什么范围？
可编程逻辑器件: 可编程逻辑器件的数字电路可以在出厂后才规划决定
FPGA: 现场可编程逻辑门阵列 CPLD: 复杂可编程逻辑器件
主要公司: Intel(Altera) Xilinx Lattice QuickLogic Achronix
国内占有较大市场份额: Xilinx
Xilinx简介: Xilinx的Virtex系列和Altera的Stratix系列FPGA属于高性能产品；而Xilinx的Spartan系列和Altera的Cyclone则系列属于低成本FPGA器件。可提供800万门。
FPGA和CPLD各包括几个基本组成部分
CPLD
宏单元
可编程连线
I/O控制块
FPGA
可编程逻辑块（CLB）
输入/输出块（IOB）
可编程互连资源
FPGA/CPLD有什么特点？二者在存储逻辑信息方面有什么区别？在实际使用中，在什么情况下选用CPLD，在什么情况下选用FPGA？
CPLD特点
基于乘积项
逻辑单元之间采用连续式互连结构（固定长度的金属线）内部延时时间固定，可预测。
FPGA特点
基于LUT
FPGA内部有丰富的触发器和I/O引脚
时延不固定
选择根据
如果设计中使用大量的触发器，例如设计一个复杂的时序逻辑，那么选择使用FPGA
如果系统要求可编程逻辑器件上电就能工作，那么就应该选择CPLD
常用的硬件描述语言有哪几种？这些硬件描述语言在逻辑描述方面有什么区别？
常用的HDL： VHDL 与 Verilog HDL
区别
Verilog适用于RTL级和门电路级的描述
VHDL则具有更多的抽象和表达结构
目前比较流行的、主流厂家的EDA的软件工具有哪些？这些开发软件的主要区别是什么？
Xilinx→Vivado Altera→Quartus
区别: 主要是在IP核的使用方法上会有所差异,不同的EDA针对不同的芯片优化,一般也不混用
对于目标器件为FPGA/CPLD的VHDL设计，其工程设计包括几个主要步骤？每步的作用是什么？每步的结果是什么？
总体步骤: VHDL设计→综合→仿真→布线→烧录
VHDL设计: 将我们想要实现的功能通过硬件描述语言实现
综合: 编译器将VHDL翻译成对应的电路网表
仿真: 测试功能的正确与否,包括逻辑仿真,时序仿真
布线: 将对应的IO口对应到实际的FPGA中
烧录: 将网表烧录到FPGA中实现电路
名词解释：逻辑综合、逻辑适配、行为仿真、功能仿真、时序仿真。
逻辑综合：利用工具将RTL代码转换为门级网表的过程。
逻辑适配：把设计分为多个适合特定器件内部逻辑资源实现的逻辑小块的形式
行为仿真：是功能仿真和时序仿真的总体概括。
功能仿真：设计输入后的仿真，不考虑信号传输和器件的延时。
时序仿真：布局布线后的仿真，不同器件的内部延时不一样，不同的布局、布线延时也会有比较大的不同
谈谈你对EDA技术应用的展望
目前尽管HDL在描述硬件结构上发挥了很大做作用,但是基于HDL的设计还是十分困难,对人的思维模式是个巨大的挑战
希望在未来HLS(高层次综合)的设计模式能取得更大的发展,使得使用FPGA编程更加接近于C语言等高级语言