六.场效应管

六.场效应管

一.三极管对比

三极管相同:

三个电极,电极间导电能力由载流子浓度确定,载流子浓度缘由另一极电压决定

三极管不同之处

机理区别: 

集电结反向电压,结电流几乎为0 发射结正向,但电流被集电结吸引

两者饱和区域不同→为何"饱和"区域所指不同的思考

二者均有饱和区,但三极管饱和表示IBI_BIB​﻿过大导致β\betaβ﻿下降  FET表示IDSI_{DS}IDS​﻿达到放大区(载流子上限)

饱和即意味着,自变量变化时候,因变量不怎么变化

对于BJT和FET而言,这个因变量为ICI_CIC​﻿集电极电流 IDI_DID​﻿栅极电流

对于三级管而言,因变量为IBI_BIB​﻿,在饱和区时候,增大IBI_BIB​﻿,IDI_DID​﻿不会改变

机理: C极对 B-E结正偏的多子吸收有上限

意味这,三极管在线性区中,不同IBI_BIB​﻿几乎不影响线性区斜率(相对于FET)

对于FET而言,自变量为VDSV_{DS} VDS​﻿

机理: 在门限区下,沟道已经形成,VDSV_{DS}VDS​﻿升高会破坏沟道,大于VGS−VT(驱动电压)V_{GS}-V_T(驱动电压)VGS​−VT​(驱动电压)﻿时候沟道再次被破坏

同样,在电流不变区域下,比起BJT,其更加"平" (VAV_AVA​﻿更大)

放大类型区别: 

FET更接近理想得跨导元件(输入V输出I),三极管则受Early效应影响(厄利电压)

不能看作电流放大器件,因为输入阻抗无穷大

数学模型区别:

I_D随V_{GS}变化缓慢得多,是二次函数关系

线性区饱和时有类电阻效应.效应R_DS与V_GS精确相关

容易被静电损毁

参数浮动更大,一致性不如三极管

FET BJT放大特性比较分析实例

跨导数量级分析

假设一个JFET BJT在共源(发)电路中,工作电流1mA,源(集电极)电阻=5K,10V电压供电

BJT:re=25Ωgm=40mS r_e = 25 \Omega g_m=40mSre​=25Ωgm​=40mS﻿ 电压增益=−Rcre=−200电压增益=-\frac{R_c}{r_e}=-200电压增益=−re​Rc​​=−200﻿

JFET:  gm=2mS电压增益=−10g_m=2mS\quad 电压增益=-10gm​=2mS电压增益=−10﻿

输入输出阻抗

输入阻抗: JFET=∞\infin∞﻿ 

输出阻抗: JFET=1gm\frac{1}{g_m}gm​1​﻿ BJT=Rs( Source )hfe+re\frac{R_s( \text{ Source })}{h_{fe}}+r_ehfe​Rs​( Source )​+re​﻿ (同RSR_SRS​﻿相关)

一般而言当 RS<5Khfe=100当\ R_S<5K\quad h_fe=100 当 RS​<5Khf​e=100﻿ BJT的输出阻抗比较低(25-75Ω)

当RS>5KR_S>5KRS​>5K﻿时候FET的输出阻抗比较低

可借助FET的高输入阻抗 BJT的高放大,高输出阻抗 设计混合跟随器,详情参照下图的电路分解

二.模型分析

MOSFET(金属-氧化物-半导体)/JFET(结型)

对于MOSFET: 当VG>VSV_G>V_SVG​>VS​﻿时候导通,但如果在半导体掺杂,则可在VGS=0V_{GS}=0VGS​=0﻿的时候也可以有导通电流

虽然理论上有耗尽型MOSFET但很少见,JFET全部为增强型(若不为,高出0.5V则PN结直接导通)

故只需了解 增强型MOSFET 耗尽型JFET

数学模型

MOSFET/JFET差异基本参数

二者基本为平移关系(注意N沟道JFET VG\  V_G VG​﻿不能高于0.5V否则PN导通)

MOSFET/JFET饱和电流IDSSI_{DSS}IDSS​﻿VTV_{T}VT​﻿ 关系图

门限区(VGS>VTV_{GS}>V_TVGS​>VT​﻿)

线性区: ID=2k((VGS−VT)VDS−VDS2/2)I_D=2k((V_{GS}-V_T)V_{DS}-V_{DS}^2/2)ID​=2k((VGS​−VT​)VDS​−VDS2​/2)﻿ 

饱和区可令VGS−VT=VDSV_{GS}-V_T=V_{DS} VGS​−VT​=VDS​﻿因为VGS−VT(又称驱动电压)<VDSV_{GS}-V_T(又称驱动电压)<V_{DS}VGS​−VT​(又称驱动电压)<VDS​﻿后再增加VDSV_{DS}VDS​﻿电压对IDI_DID​﻿影响不大

则有饱和区: ID=k(VGS−VT)2I_D=k(V_{GS}-V_T)^2ID​=k(VGS​−VT​)2﻿

可以发现线性区不严格线性(VDS2V_{DS}^2VDS2​﻿存在)→但有电路可以解决

亚门限区(VGS<VT)(V_{GS}<V_T)(VGS​<VT​)﻿

ID∝eVGSI_D \propto e^{V_{GS}}ID​∝eVGS​﻿

则有在亚门限区有gm=1re=ID常数g_m=\frac{1}{r_e}=\frac{I_D}{常数}gm​=re​1​=常数ID​​﻿ 此常数一般为60

温度系数

温度系数图解

k∝T−3/2k\propto T^{-3/2}k∝T−3/2﻿   则有ID↑→T↑→ID↓ I_D\uparrow → T\uparrow → I_D \downarrowID​↑→T↑→ID​↓﻿

但VTV_TVT​﻿门限电压也会变换(2−5mV/∘C2-5mV/^\circ C2−5mV/∘C﻿) 且有 VT↑→ID↑V_T\uparrow → I_D\uparrowVT​↑→ID​↑﻿

两个作用此消彼长,IDI_DID​﻿较小时候,有个正的温度系数,ID,I_D,ID​﻿较大时候有负的,某一中间值温度系数为0

故IDI_DID​﻿较大时候,不再有热漂移,无需像三极管一样加集电极电阻(电流补偿)

制造偏差

以VN01(经典N增强MOSFET为例)

具体怎么衡量好坏→中值浮动法,上下界距离中间值浮动的百分比→证明?→可能元器件均为正态

VTV_TVT​﻿浮动0.8-2.4V(50%中值浮动) (1mA) 而三极管只有VBEV_{BE}VBE​﻿浮动0.63-0.83V(10+%中值浮动)(1mA)

意义:

虽然可以制造很好的电流源,但电流大小不可控

满足不了差分电路一致性的需求

改进

温度-梯度抵消法

共IC基地

最好可用的的FET对管差异仅为5mV 温度系数5μV/∘C5\mu V/^\circ C5μV/∘C﻿

最好可用的的FET对管差异仅为5mV 温度系数5μV/∘C5\mu V/^\circ C5μV/∘C﻿

和BJT的比较

四.FET电容效应

栅极电流(IGI_GIG​﻿)(直流特性)

定义BVGSSBV_{GSS}BVGSS​﻿ : Broken Volt 击穿电压为IG=1μAI_G=1\mu AIG​=1μA﻿时候的VGSV_{GS}VGS​﻿ (直流效应)

考虑集成电路中往往不怎么区分BJT FET 用IBI_BIB​﻿(中文: 输入偏置电流)代称IGI_GIG​﻿

IGI_GIG​﻿的温度特性

ID=0 VGS=0下I_D=0\  V_{GS}=0下ID​=0 VGS​=0下﻿IGSSI_{GSS}IGSS​﻿

IGSSI_{GSS}IGSS​﻿受温度特性影响很大,甚至大于BJT,同I_D受温度特性影响相对小不同<见温度系数>

经验上: 每上升10℃ IGSSI_{GSS}IGSS​﻿近似加倍

图中表现较好的 精心设计BJT: LM11 LT1012 和 FET: OPA111 AD549都比较昂贵

JFET 碰撞-电离电流 

碰撞电流图示

对于JFET,还存在碰撞电离电流,和VDGV_{DG}VDG​﻿相关,再未达到BVGSSBV_{GSS}BVGSS​﻿之前也有较大的电流

改进

改用MOSFET

使得VDGV_{DG}VDG​﻿变小

或者用栅地源地放大器(???)

动态栅极电流(交流特性)

典型分析1

设信号源为100kΩ\OmegaΩ﻿内阻

假设输入电容为5pF,在 1MHz 下电导为5mSSS﻿

换算一下,阻抗为20kΩ\OmegaΩ﻿(课本为30kΩ\OmegaΩ﻿)

需要控制在低阻抗(50Ω\OmegaΩ﻿),FET不能视作1012Ω10^{12}\Omega1012Ω﻿阻抗

典型分析2

连接示意图

数字逻辑电路(0-10V 1mA输出能力)驱动功率MOSFET(50V电源 500Ω\OmegaΩ﻿负载 10A电流)

1mA输出,带来接近20μ\muμ﻿s转换时间(10V)

可能由于SCR封锁,破坏前级电路(???)

需要控制输出电流接近500mA可用达林顿复合实现

响应速度

RON COUTR_{ON}\  C_{OUT}RON​ COUT​﻿模型图

由于和电容COUTC_{OUT}COUT​﻿和RONR_{ON}RON​﻿存在,存在限制因素

而且RONR_{ON}RON​﻿低的一般COUTC_{OUT}COUT​﻿高

FET电容模型

电容模型

电容模型: 输入到输出CDSC_{DS} CDS​﻿沟道到地CD CSC_D\ C_S CD​ CS​﻿到其他FET CDD CSSC_{DD}\ C_{SS}CDD​ CSS​﻿

输入到输出电容C_DS(全部不懂)

如何计算反馈db(已知f C 负载R)?

级联开关: 减小C_{DS} 增加R_{ON}和衰减

对地电容

高频近似导线到地,则有分压—即高频衰减

不同FET间电容(开关间电容)

课本例题反馈不会算 ...

感性负载问题

感性负载问题

Embed anything (PDFs, Google Docs, Google Maps, Spotify…)

一个电感L作为负载,会和 栅-漏C 构成串联,使得有一个选通滤波器

快速变换漏极电压产生瞬态栅极电流,破坏CMOS

VGSV_{GS}VGS​﻿变换使得I=CdViss/dtI=CdV_{iss}/dtI=CdViss​/dt﻿

且有反馈电容(相对较小 典型值5pF):I=CrssdVDG/dt I=C_{rss}dV_{DG}/dtI=Crss​dVDG​/dt﻿ 但在共源放大器中占主导位置(米勒效应)

可在电平输出-栅极 中加入电阻,速度和保护中取得平衡

五.实用电路

效应管开关电路

相比晶体管,不需要电流输入,直接给出所需得电压即可

可用于模拟开关

G上电压比输入VmaxV_{max}Vmax​﻿还要高时候才能确保打开,或比两端电压更负才能关闭

RONR_{ON}RON​﻿随着信号得变化而变化(Ron同VGSR_{on}同V_{GS}Ron​同VGS​﻿相关)

JFET电流源

无偏置

直接将JFET的栅极同源极相连,只需要一定的V_DS则有良好的电流源特性

但是电流大小不可知(制造偏差)

可用于三角波发生器

源极自偏置

电路图如下

可调节电流

显然V_GS比原来更小,故I_D会变小,可根据R阻值来调节

注意:每个JFET制造偏差,统一源级电阻可能导致不同电流源,要逐个分析,或者使用可调电阻

更好的电流源特性(高输出阻抗)

反馈思想: 电流感应反馈(? ... )

VI叠加法,但DS视作二端元件(并联电阻电流)源,加串联电阻,显然VI图上编译更小

同BJT电流源的比较

双JFET串联

Q2Q_2Q2​﻿显然具有透传电流的特性

注意:显然有VS1<VS2V_{S_1}<V_{S_2}VS1​​<VS2​​﻿ 由于VGS=VG−VS=0−VS V_{GS}=V_G-V_S=0-V_SVGS​=VG​−VS​=0−VS​﻿则有VGS1>VGS2V_{GS_1}>V{GS_2}VGS1​​>VGS2​﻿故Q2Q_2Q2​﻿需要更大的IDSSI_{DSS}IDSS​﻿

为何受负载影响小: VD1=VS2V_{D_1}=V_{S_2} VD1​​=VS2​​﻿且有VGS2=0−VS2V_{GS_2}=0-V_{S_2}VGS2​​=0−VS2​​﻿ 故 VD1=−VGS2V_{D_1}=-V_{GS_2} VD1​​=−VGS2​​﻿而VGS2V_{GS_2}VGS2​​﻿受电流变化很小,故D1D_1D1​﻿

JFET放大器

输入阻抗无穷,只能通过跨导分析gm=iout/ving_m=i_{out}/v_{in}gm​=iout​/vin​﻿

小信号下为 gm=id/vgsg_m=i_d/v_{gs}gm​=id​/vgs​﻿ Gvolt=−RDid/vgs=−gmRDG_{volt}=-R_Di_d/v_{gs}=-g_mR_DGvolt​=−RD​id​/vgs​=−gm​RD​﻿

FET小信号标准模型(本征rsr_srs​﻿模型)

由于输入阻抗为无穷大,所以只能采用

本征rer_ere​﻿模型 而不能采用 Hybrid−πHybrid-\pi Hybrid−π﻿ Model

为何放大倍数不如BJT

对于BJT其ID∝eVBE/VTI_D \propto e^{V_{BE}/V_T}ID​∝eVBE​/VT​﻿

对于FET其在门限区为ID=k(VGS−Vth)2I_D = k(V_{GS}-V_{th})^2ID​=k(VGS​−Vth​)2﻿

对于相同的电流.FET所需电压大得多,所以本征re(rs)r_e(r_s)re​(rs​)﻿较大跨导小

而放大倍数为−gmRC(−gmRC)-g_mR_C(-g_mR_C)−gm​RC​(−gm​RC​)﻿所以放大倍数小

对于典型数值

BJT: 10V-VCC 1mA静态电流 re=25mV/1mA=25Ωr_e=25mV/1mA=25\Omegare​=25mV/1mA=25Ω﻿ 则有GV=−RD/re=−200G_{V}=-R_D/r_e=-200 GV​=−RD​/re​=−200﻿

FEt: 同样10V-VCC 1mA静态,rs=500mV/1mA=500Ω(gm=2mS)r_s=500mV/1mA=500\Omega(g_m=2mS)rs​=500mV/1mA=500Ω(gm​=2mS)﻿ 同样计算得GV=−10G_V=-10GV​=−10﻿

JFET跟随器

输出阻抗分析

BJT FET跟随器对比

BJT: 采用本征rer_ere​﻿模型 则有Zout=re+RS(电压源供电内阻)hfe∣∣REZ_{out}=r_e+\frac{R_S(电压源供电内阻)}{h_fe}||R_EZout​=re​+hf​eRS​(电压源供电内阻)​∣∣RE​﻿

FET: 采用本征rsr_srs​﻿模型 则有Zout=rs(即1gm)∣∣RSZ_{out} = r_s(即\frac{1}{g_m}) || R_SZout​=rs​(即gm​1​)∣∣RS​﻿

G_v分析(跟随效应)

思路1:

id=gmvgsi_d=g_mv_{gs}id​=gm​vgs​﻿

则有vs=id∗RS=gmvgsRS=gm(vg−vs)RSv_s=i_d*R_S=g_mv_{gs}R_S=g_m(v_g-v_s)R_Svs​=id​∗RS​=gm​vgs​RS​=gm​(vg​−vs​)RS​﻿

得到vs(1+gmRS)=vg(gmRS)v_s(1+g_mR_S)=v_g(g_mR_S)vs​(1+gm​RS​)=vg​(gm​RS​)﻿

得Gv=vsvg=gmRS1+gmRS=RS1gm+RSG_v=\frac{v_s}{v_g}=\frac{g_mR_S}{1+g_mR_S}=\frac{R_S}{\frac{1}{g_m}+R_S}Gv​=vg​vs​​=1+gm​RS​gm​RS​​=gm​1​+RS​RS​​﻿

当RS>>1gmR_S>>\frac{1}{g_m}RS​>>gm​1​﻿时候取得最佳近似

思路2:

1gm=rs\frac{1}{g_m} = r_s gm​1​=rs​﻿即为rsr_srs​﻿和RSR_SRS​﻿的分压

输出电阻为RS∣∣rsR_S||r_sRS​∣∣rs​﻿ 主要取决rsr_srs​﻿(在1mA时候为500Ω\OmegaΩ﻿-不如BJT)

缺陷分析

如上述思路2分析,恒压特性不如BJT(通过BJT FET混合电路解决)

VthV_{th}Vth​﻿或者VGSV_{GS}VGS​﻿开启电压制造偏差大,直流偏置不确定

BJT混合改进有源负载-跟随器

BJT FET混合跟随器

可以利用FET的更高输入内阻和BJT更低输出阻抗

通过V_BE的压降固定来提供有源负债

: Q_2输入电阻为很大

如果只单看电阻RBR_BRB​﻿,以为是RBR_BRB​﻿的恒流特性导致的电阻大则不对

电阻变小,证明: 考虑Ibe−VbeI_{be}-V_{be}Ibe​−Vbe​﻿曲线,并联R等效提高了斜率

但是接下来串流的RLR_LRL​﻿电阻由于增益βRL\beta R_LβRL​﻿所以使得VBV_BVB​﻿还是近似于VINV_{IN}VIN​﻿

总体抽象来看,还是可以视作为恒流源

缺点

V_{GS(th)}的开启电压还是不确定

匹配FET跟随

常常被用作示波器垂直放大的输入级

思路反控

常常我们思路为先确定VGSV_{GS}VGS​﻿再确定IDI_DID​﻿

但此处不同

我们可以确保两个IDI_DID​﻿相同,手动偏置其中一个VGSV_{GS}VGS​﻿

另一个VGSV_{GS}VGS​﻿必然也与我们反控相同

更好的是由于ID∝VGS2I_D \propto V_{GS}^2 ID​∝VGS2​﻿小的I_D区别 V_GS区别不大

类似FET电流源,加入RSR_SRS​﻿减小因VDSV_{DS}VDS​﻿引起的I_D偏差,同时设置ID<IDSS以I_D<I_{DSS}以ID​<IDSS​以﻿获得更好性能(???)

可变电阻

推导原理

由线性区IDI_DID​﻿公式的VDSV_{DS}VDS​﻿求导可得

1RDS=2k[(VGS−VT)−VDS]\frac{1}{R_{DS}}=2k[(V_{GS}-V_T)-V_{DS}]RDS​1​=2k[(VGS​−VT​)−VDS​]﻿ 最后一项代表了非线性区

故有RDS≈12k[VGS−VT]R_{DS}\approx \frac{1}{2k[V_{GS}-V_T]}RDS​≈2k[VGS​−VT​]1​﻿ VGSV_{GS}VGS​﻿越大RDSR_{DS}RDS​﻿越小

刚好有饱和区RDS=1/gm R_{DS}=1/g_m RDS​=1/gm​﻿(线性区的跨导),跨导可以查手册获得

由于k依赖制造偏差,不易于确定可由R0(VGS0−VT)=12kR_0(V_{GS_0}-V_T)=\frac{1}{2k}R0​(VGS0​​−VT​)=2k1​﻿ 确定,需要知道一组测量值

非线性区改进

音频放大器调整增益原理图

线性化程度比较

原理: 使得VGV_GVG​﻿加上VDSV_{DS}VDS​﻿一半的偏置,即可

应用,用在三极管放大器的射级电阻上调整增益

无源直流偏置的两种方法

直流偏置本质上是一个加法器,只不过加法器一端为恒定电压,输出电压=输入+偏置

电容法: 通过在分压器输出点添加一个电容,来做到直流偏置

浮动GND法: 通过分压网络中分压点的线性叠加关系,来求取线性叠加或偏置问题

模拟开关

典型值为30Ω\OmegaΩ﻿ 最差为75Ω\OmegaΩ﻿

简单N沟道开关

需要将V_G设定为系统最高电压-最低电压

对于10V输入V_G最好能在15V左右,使得R_{ON}降低

需要一个旁路电阻(负载电阻)以减小开关关闭时电容的影响(降低τ\tauτ﻿以换得更短微分响应)(???)

CMOS线性开关

互补互联MOSFET开关原理图

当VINV_{IN}VIN​﻿接近原来的V_CC时候,RONR_{ON}RON​﻿变大,不适用开关所需的低电阻

对于N沟道为VGV_GVG​﻿不够高 对于P沟道为衬底电压不够高

可利用互补互联型MOSFET开关

RONR_{ON}RON​﻿分析(???)

R_{ON}\ V_{DD}关系

关系总结:

不仅和相对VGSV_{GS}VGS​﻿相关,当V_{DD}越大时候,整个信号区间都有较小的RONR_{ON}RON​﻿

且当VINV_{IN}VIN​﻿为VDD/2V_{DD}/2VDD​/2﻿时候有最大值

失败解释1: 混淆了PMOS和NMOS区别,CMOS特指推挽互补开关

1RON=2k(VG−VT−VD)\frac{1}{R_{ON}}=2k(V_G-V_T-V_D)RON​1​=2k(VG​−VT​−VD​)﻿且有(VGS−VT>VDS⇒VG−VT>VD)(V_GS-V_T>V_{DS}\Rightarrow V_G-V_T>V_D)(VG​S−VT​>VDS​⇒VG​−VT​>VD​)﻿

而VTV_TVT​﻿至少为有几V

则有VG=VDD=VT+VDV_G=V_DD=V_T+V_DVG​=VD​D=VT​+VD​﻿时候取最大无穷阻抗

不能解释: 

为何VDDV_{DD}VDD​﻿增大后收敛了

为何VIN=VDD/2V_{IN}=V_{DD}/2VIN​=VDD​/2﻿有最大值

正确解释

当栅源电压从高向低变化的时候,NMOS的导通电阻逐渐变高.而PMOS的导通电阻是逐渐变低的，CMOS的导通电阻可以看作这两个管子的并联

那么在这个过程中就必然有一个极值

对应着就是电源电压的中点，也就是两个管子导通电阻相同的时候。

多路复用器

比如模拟信号的轮流采样

构成可积分电路(非RC近似积分) 采样保持电路

CMOS反向放大器

CMOS反相器增益曲线

CMOS线性放大器的偏置电路

考虑钳位二极管的比较器

考虑CMOS反相器(类似于推挽跟随的结构,但是有极性相反)

把FET互相看成对方的有源负载,可得到如Vin VoutV_{in}\ V_{out}Vin​ Vout​﻿曲线

要使得有个偏置使得信号中点在Vin=VoutV_{in}=V_{out}Vin​=Vout​﻿处可将大电阻从输出接回输入

图B: 可通过旁路来减少输入阻抗

图C: 晶振 待研究...

二极管钳位的

既可以用上图的两个普通二极管,使得电压>5.7V时候上管导通,也可使得<负0.7V时候下馆导通

也可只用下管,但为稳压二极管(非交流信号状况下),交流下失效,稳压二极管动态阻抗有限,无法钳位

四.其他实用电路

可选时间常数的RC滤波器(基于多路复用器)

电阻选择技巧

增益可选放大器

放大器原理图

电流源提供良好的直流偏置

采样保持电路

采样保持电路

快速电容反相器(电荷泵)

电压反相器

MOSFET反相器

问题1: 静态功耗 负载功率的矛盾问题

需要低静态功耗,则需要大的电阻

但是偏置电流小了,能输出的电流只能小于输出电流

问题2: 关闭MOSFET的时候高输出阻抗和杂散电容构成积分器

容性耦合图示

为何下降沿没有: 下降沿低阻抗,构成的时间长度短

上升沿电阻比较小

解决

CMOS推挽反相器

设计CMOS逻辑门的通用方法

逻辑门示例

利用开关并联串联带来的AND OR特性

保证强逻辑

缺陷

并非0功功耗,电压转换时由于I=CdVdtI=C\frac{dV}{dt}I=CdtdV​﻿,有个瞬态电流

由于CMOS里面太多栅极,每个都有电容,所以转换时候一定有耗散电流

或者推挽MOSFET,一段区域内都导通,大的电流通过

CMOS线性放大器

输入输出特性曲线

将推挽互补CMOS其中一个看作另一个的有源负载

当输入取VDDV_{DD}VDD​﻿ 和 地中间时候对小信号有很大的增益

而将原本的用途-反向器输出的恒定电压视作削波

为了使其线性放大,需要加偏置来到放大区

直流反馈

直流反馈原理图

大电阻 连回输出输出

(输入输出曲线Vin=VoutV_{in}=V_{out}Vin​=Vout​﻿的交点恰好为放大区,且有输入阻抗无穷大)

电容电路

变形电路

提高信号频率下的输入阻抗

变形: CMOS晶体振荡器(Why??)

功率MOSFET

相当于多个MOSFET并联,使得更高导通III﻿,更低RONR_{ON}RON​﻿

典型值RON=0.2ΩR_{ON}=0.2\Omega RON​=0.2Ω﻿ 

优点

低输入电容: 1.并联 2.考虑电容RONR_{ON}RON​﻿制衡关系

高输入阻抗

热稳定性: 

二次击穿效应

MOSFET/BJT穿效电流对比图

无三极管二次击穿特性(VBEV_{BE}VBE​﻿有正温度系数导致正反馈)

局部过热点更高电流密度→"电流错乱"导致热损耗→二次击穿

故三极管安全工作区电压(给定ID的VCE给定I_D 的V_{CE} 给定ID​的VCE​﻿)小于晶体管的功率允许范围

MOSFET优点

故MOSFET也不需要射级限流电阻来减小温度影响

数字逻辑控制功率MOSFET

逻辑控制MOSFET选择方案

常见数字电平有5V(高速CMOS) 和TTL(2.4V)

MOSFET选择策略-10V(高电平)

随便MOSFET即可,VN106可以保证VGS>5VV_{GS}>5VVGS​>5V﻿时候RON<5ΩR_{ON}<5\OmegaRON​<5Ω﻿

不需要射级电阻,但仍然有用,止负载的暂态感性耦合到CMOS逻辑

5V电平

可选VN01/VP01系列

TTL电平: 一般为3.5V很少低于3V

可选专门为逻辑电平设计的功率管

如VN0106: VGS(th)=1.5VV_{GS(th)}=1.5VVGS(th)​=1.5V﻿,但是若要驱动I_D=1mA,则要更高VGSV_{GS}VGS​﻿ 且有VGS=3VV_{GS}=3VVGS​=3V﻿时候,RON=5ΩR_{ON}=5\OmegaRON​=5Ω﻿